אימות שבבים – הבדלי גרסאות

תוכן שנמחק תוכן שנוסף
מאין תקציר עריכה
שורה 1:
{{להשלים|כל הערך=כן}}
 
'''אימות שבבים''' (ובאנגלית[[אנגלית]]: Chip Verification) הוא תהליך שנועד לבצע אימות ל[[תכן]] של [[רכיב אלקטרוני]] על מנת לבחון את ההתנהגות של הרכיב. אם לאורך הבדיקות נמצא שהרכיב המתוכנן אינו פועל כפי שמצופה ממנו - הרי שהתגלתה תקלה או שגיאה בתכן. במצב זה, יש לתקן את התכן ולחזור שנית על תהליך האימות, עד לקבלת רכיב נקי מתקלות ובעיות.
 
 
שורה 7:
התהליך מתכנון ועד ייצור [[שבב]] (צ'יפ) הוא תהליך ארוך-זמן ועלותו עלולה להגיע למליוני דולרים. ההתקדמות [[טכנולוגיה|הטכנולוגית]] האדירה בייצור שבבים ובמורכבות שלהם הן מבחינת הלוגיקה שלהם והן מבחינת השילוב שלהם עם זיכרון פנימי וארכיטקטורות אחרות יצרה תחום מורכב מאוד של בדיקת השבבים על ידי שיטות מתוחכמות המצריכות ידע רב בתכנות ובהבנת הלוגיקה העומדת מאחורי השבב.
בשונה מ[[הנדסת תוכנה]] ואימות תוכנה (QA), קשה מאוד ולעתים בלתי אפשרי לגלות ולתקן טעות שלא נתגלה בשלב התכנון, לכן תהליך האימות חשוב כל כך בייצור שבבים.
הוריפיקציההווריפיקציה העיקרית בפרויקט מתבצעת על הdesign הכתוב בשפת [[RTL]], ונקראת גם functional verification, ישנם סוגי וריפיקציה נוספים אשר נועדו לבדוק בעיות שאינן פונקציונליות.
בדרך כלל נהוג כי האדם המבצע את הוריפיקציה אינו אותו אדם הכותב את הdesign, ולמעשה חלק גדול מהבאגים בפרויקטים נובע מחלוקה לא נכונה של וריפקטורים ודיזיינרים, כאשר לעתים אותו אדם מבצע את שני התפקידים.