VHDL – הבדלי גרסאות

השפה ירשה בתחבירה הגדרות אובייקטים משפת [[ADA]]. ההבדל העיקרי בין שפת [[חומרה]] לשפת [[תוכנה]] הוא, שבשפת חומרה כל שורות הקוד מתבצעות באופן מקבילי ולא באופן סידרתי, כמקובל בשפות תוכנה. כלומר, באופן כללי בשפות חומרה אין משמעות למיקום הביטוי בקוד. כאשר מדובר בביצוע כוונה היא לסימולציה בלבד, ובתהליך הסינתזה לביטוים יש משמעות מערכתית/מבנית, הם מייצגים מבנים סיפרתיים לוגיים. תקן נוכחי של השפה מציב אותה בשלל השפות מונחות[[תכנות מונחה-עצמים|מונחה עצמים]] ([http://en.wikipedia.org/wiki/Object-oriented_programming OOP]). רוב הקונסטרוקציות של השפה נועדו למידול ובניית סביבות סימולציה (ולא לסינתזה של מעגלים). דוגמה לכך היא טיפוס זמן, ומאפשר הגדרת אילוצים שונים המערבים אילוצי זמן. קיימת תת-שפה של VHDL המאפשרת כתיבת מבנים לסינתזה. תת-שפה זאת נתמכת על ידי יצרני כלי-תכנון (EDA) רבים המשמשים את תחום ה[[מעגל משולב|מעגלים המשולבים]]. VHDL היא שפה "גדולה", המקנה למשתמש בה יכולות רבות ומאפשרת בקלות יחסית לכתוב ולתחזק תכן בגדלים שונים מהקטן ביותר (מספר שערים לוגיים) ועד גדול ביותר (מעבד לדוגמה), לשלוט בתכונות המערכת על ידי מנגנון מפותח של פרמטרים [http://en.wikipedia.org/wiki/Generic_programming Generic].