אימות שבבים – הבדלי גרסאות
תוכן שנמחק תוכן שנוסף
הנדב הנכון (שיחה | תרומות) מאין תקציר עריכה |
מ בוט החלפות: תכנות; |
||
שורה 25:
*[[systemVerilog]] - הרחבה של שפת [[Verilog]] שנועדה לאפשר תאור גם של הדזיין וגם של הוריפיקציה באותה שפה (IEEE 1800TM)
* VERA של חברת synopsys
* Specman שנוצרה במקור בחברת Verisity ונרכשה על ידי חברת [[cadence]]. הכלי המתאים ל[[מעגל אלקטרוני דיגיטלי|מעגלים דיגיטליים]]. את סביבות הווריפיקציה של ספקמן כותבים בשפת
*כמו כן ישנן חברות רבות אשר משתמשות בכלים פנימיים אשר עושים שימוש בשפות סטנדרטיות כגון verilog או C
| |||