VHDL-AMS – הבדלי גרסאות
תוכן שנמחק תוכן שנוסף
מ ←דוגמה: תקלדה |
מ בוט החלפות: תמונה; אידאל; תעשייה; |
||
שורה 1:
'''VHDL-AMS''' היא נגזרת של [[שפת תיאור חומרה]] [[VHDL]]. היא כוללת תכנון אנאלוגי Analog ותכנון משולב Mixed Signal המרכיבים ביחד את הסיומת AMS.
ה-VHDL-AMS נוצרה במטרה לאפשר למתכנני המעגלים המשולבים לתכנן ולשלב בלוקים אנלוגים ומעורבים בתהליך התכנון של [[מעגל משולב|מעגלים משולבים]] כדוגמת [[VLSI]]. ההרחבה של השפה לתחום האנלוגי והמשולב היא צורך של
VHDL-AMS הוא תקן המוסכם על רוב התעשייה למידול של תכנון משולב Mixed Signal
הוא מספק תחביר לתיאור מעגלים הרציפים בזמן ומעגלים המשתנים בשינויים (events)
שורה 8:
בקוד ב-VHDL-AMS, תכנון מורכב לכל הפחות מ''ישות'' המתארת את הממשק ו''הארכיטקטורה'' הכוללת של היישום בפועל. בנוסף, רוב התכנונים מייבאים את מודולי הספריות השונות. ישנם גם תכנונים הכוללים מספר ארכיטקטורות ותצורות.
תכנון פשוט ל[[דיודה]]
[[
<source lang="VHDL">
- (זה vhdl התגובה)
| |||