לוגיקה דינמית

בתכנון מעגלים משולבים, לוגיקה דינמית הוא תכנון מתודולוגי של משפחה לוגית אשר היה פופלרי בשנות ה 70 וכעת זוכה לערגה מחודשת באלקטרוניקה בתדירויות גבוהות, בייחוד במעבדים. לוגיקה דינמית נבדלת מלוגיקה סטטית בכך שהיא משתמשת באות השעון ביישום של הלוגיקה הקומבינטורית, זאת אומרת, אות המוצא הוא פונקציה של זרם הכניסה בלבד. השימוש המסורתי באות השעון הוא סינכרון המעברים במעגלי הלוגיקה הצירופית, ואילו ברוב המעגלים של הלוגיקה הקומבינטורית אות השעון מיותר.

לוגיקה סטטית לעומת דינמית

ההבדל הגדול ביותר בין לוגיקה סטטית ללוגיקה דינמית הוא במבנה זכרונות - SRAM מורכב בצורה מסויימת של לוגיקה סטטית ואילו DRAM מורכב בצורה מסויימת של לוגיקה דינמית.

ההבדל הגדול ביותר בין לוגיקה סטטית ללוגיקה דינמית הוא שבלוגיקה דינמית, אות השעון משמש לקביעת הלוגיקה הצירופית. אולם, על מנת להבין באמת את החשיבות של ההבדל הזה, צריך קצת הקדמה: ברוב סוגי המעגלים, המכונים לוגיקה סטטית', יש בכל זמן נתון מכניזם על מנת לדאוג כי הכניסה תהיה ברמה גבוהה או נמוכה. בשיטות לוגיות רבות, כמו TTL או CMOS, עקרון זה יכול להיות מנוסח מחדש כך, שתמיד ישנו נתיב בעל התנגדות נמוכה בין המוצא או למתח האספקה או להארקה.

בלוגיקה דינמית לעומת זאת, לא תמיד יש מכניזם אשר דואג שהכניסה תהיה ברמת מתח גבוהה או נמוכה. בגרסאות הנפוצות ביותר של קונספט זה, המוצא מועבר לרמת מתח גבוהה או נמוכה רק בחלקים מסויימים וברורים של מחזור השעון.

לוגיקה דינמית דורשת קצב שעון מינימלי אשר יהיה מספיק מהיר כך שהמוצא של כל שער ייקרא וייעשה בו שימוש לפני שתהיה זליגה של הקיבול המחזיק את אותו מצב.

בלוגיקה סטטית אין תדר שעון מינימלי, והשעון יכול להיעצר לתמיד. למרות שהיכולת לעצירת השעון למשך זמן ממושך נראית חסרת תועלת, זה יכול להוות שני יתרונות:

• יכולת לעצור מערכת בכל זמן יכול להקל מאד על יכולת הבדיקה של המערכת, ולאפשר טכניקות בדיקה רבות.
• יכולת להריץ מערכת בקצב שעון נמוך מאד מאפשרת להריץ מערכת דלת הספק זמן רב יותר עם אותה סוללה.

בפרט, למרות שמעבדים רבים משתמשים בלוגיקה דינמית, רק מעבדים המעוצבים עם CMOS בלבד משמשים לטכנולוגיה בה בונים לוויינים.

יתרונות

לוגיקה דינמית מהירה ביותר מפי שניים מלוגיקה רגילה. היא משתמשת רק ב N טרנזיסטורים, ועוברת טוב אופטימיזציה של גודל של טרנזיסטורים.