VHDL – הבדלי גרסאות

השפה ירשה בתחבירה הגדרות אובייקטים משפת [[ADA]]. ההבדל העיקרי בין שפת [[חומרה]] לשפת [[תוכנה]] הוא, שבשפת חומרה כל השורות בקוד ("הפקודות") מתבצעות במקביל ולא בטור, כמקובל בשפות תוכנה. כלומר, באופן כללי בשפות חומרה אין משמעות למיקום הביטוי בקוד. תקן נוכחי של השפה מציב אותה בשלל השפות מונחות עצמים [http://en.wikipedia.org/wiki/Object-oriented_programming OOP]. רוב הקונסטרוקציות של השפה נועדו למידול ובניית סביבות סימולציה (ולא לתיאורלסינתזה של מעגלים ברי-קיימא). דוגמה לכך היא טיפוס זמן, ומאפשר הגדרת אילוצים שונים המערבים אילוצי זמן. קיימת תת-קבוצהשפה של השפת VHDL המאפשרת כתיבת מבנים ברי סינתזהלסינתזה. תת-קבוצהשפה זאת נתמכת על ידי יצרני כלי-תכנון (EDA) רבים המשמשים את תחום ה[[מעגל משולב|מעגלים המשולבים]]. VHDL היא שפה "גדולה", המקנה למשתמש בה יכולות רבות ומאפשרת בקלות יחסית לכתוב ולתחזק תכן בגדלים שונים מהקטן ביותר (מספר שערים לוגיים) ועד גדול ביותר (מעבד לדוגמה), לשלוט בתכונות המערכת על ידי מנגנון מפותח של פרמטרים [http://en.wikipedia.org/wiki/Generic_programming Generic].

השפה המתחרה כיום בשפת VHDL היא [[Verilog]] אשר, הנפוצה מעט יותר לעומת VHDL בארצות הברית ובפרט בעמק הסיליקון,.
במזרח באזוריםאסיה כמוובאירופה מזרח אסיה ואירופהVHDL נפוצה יותר VHDL.
בארץ מצב הנוכחי של השימושמשתמשים בשתי השפות המוזכרות לעיל ניתן להגדירבאותה כשוויוןמידה.