|
|
|
== תכונות ==
השפה ירשה בתחבירה הגדרות אובייקטים משפת [[עדה (שפת תכנות)|ADA]]. ההבדל העיקרי בין שפת [[חומרה]] לשפת [[תוכנה]] הוא, שבשפת חומרה כל שורות הקוד מתבצעות באופן מקבילי ולא באופן סידרתיסדרתי, כמקובל בשפות תוכנה. כלומר, באופן כללי בשפות חומרה אין משמעות למיקום הביטוי בקוד. כאשר מדובר בביצוע כוונה היא לסימולציה בלבד, ובתהליך הסינתזה לביטוים יש משמעות מערכתית/מבנית, הם מייצגים מבנים סיפרתיים לוגיים. התקן הנוכחי של השפה מציב אותה בשלל השפות [[תכנות מונחה-עצמים|מונחה עצמים]]. רוב המבנים של השפה נועדו למידול ובניית סביבות סימולציה (ולא לסינתזה של מעגלים). דוגמה לכך היא טיפוס זמן, ומאפשר הגדרת אילוצים שונים המערבים אילוצי זמן. קיימת תת-קבוצהה של VHDL המאפשרת כתיבת מבנים לסינתזה. תת-קבוצהה זאת נתמכת על ידי יצרני כלי-תכנון (EDA) רבים המשמשים את תחום ה[[מעגל משולב|מעגלים המשולבים]]. VHDL היא שפה "גדולה", המקנה למשתמש בה יכולות רבות ומאפשרת בקלות יחסית לכתוב ולתחזק תכן בגדלים שונים מהקטן ביותר (מספר שערים לוגיים) ועד גדול ביותר (מעבד לדוגמה), לשלוט בתכונות המערכת על ידי מנגנון מפותח של פרמטרים [[:en:Generic programming|Generic]].
השפה המתחרה כיום בשפת VHDL היא [[Verilog]], הנפוצה מעט יותר לעומת VHDL בארצות הברית ובפרט ב[[עמק הסיליקון]].
|
