VHDL-AMS – הבדלי גרסאות
תוכן שנמחק תוכן שנוסף
Ptbotgourou (שיחה | תרומות) מ בוט משנה: en:VHDL-AMS, fr:VHDL-AMS |
מ בוט החלפות: אנלוג; |
||
שורה 1:
'''VHDL-AMS''' היא נגזרת של [[שפת תיאור חומרה]] [[VHDL]]. היא כוללת תכנון
ה-VHDL-AMS נוצרה במטרה לאפשר למתכנני המעגלים המשולבים לתכנן ולשלב בלוקים אנלוגים ומעורבים בתהליך התכנון של [[מעגל משולב|מעגלים משולבים]] כדוגמת [[VLSI]]. ההרחבה של השפה לתחום האנלוגי והמשולב היא צורך של התעשייה לאפשר תכנון, אימות ויישום גם של תכנונים אנלוגיים שעד אז היה צורך בכלים גרפיים ידניים כדי לתאר את התכנון. השפה מאפשרת טיפול באותות אנלוגיים ואת מעורבות מערכות משולבות, שימוש במודולים ברמה גבוהה ותיאור התנהגותי של מערכות ורכיבים.
VHDL-AMS הוא תקן המוסכם על רוב התעשייה למידול של תכנון משולב Mixed Signal
|