אימות שבבים – הבדלי גרסאות

==רקע==

התהליך מתכנון ועד ייצור [[שבב]] (צ'יפ) הוא תהליך ארוך-זמן ועלותו עלולה להגיע למליוני דולרים. ההתקדמות [[טכנולוגיה|הטכנולוגית]] האדירה בייצור שבבים ובמורכבות שלהם הן מבחינת הלוגיקה שלהם והן מבחינת השילוב שלהם עם זיכרון פנימי וארכיטקטורות אחרות יצרה תחום מורכב מאוד של בדיקת השבבים על ידי שיטות מתוחכמות המצריכות ידע רב בתכנות ובהבנת הלוגיקה העומדת מאחורי השבב.

הווריפיקציה העיקרית בפרויקט מתבצעת על ה-design הכתוב בשפת [[RTL]] כגון [[Verilog]] או [[VHDL]].

בדרך כלל, מקובל שהאדם המבצע את הווריפיקציה אינו אותו אדם הכותב את ה-design, מאחר שאחד הגורמים ל[[באג|באגים]] הוא תפישה מוטעית של ההגדרה של הפונקציונליות, וכאשר אותו אדם מבצע את שני התפקידים, הוא נשאר "כלוא" בקונספציה המוטעית שלו.